本公開(kāi)實(shí)施例提供了一種異步網(wǎng)絡(luò)的相位差測(cè)量方法、電子設(shè)備和存儲(chǔ)介質(zhì)。該異步網(wǎng)絡(luò)的相位差測(cè)量方法包括：確定預(yù)設(shè)的數(shù)據(jù)傳輸路徑中第一個(gè)網(wǎng)元傳輸預(yù)設(shè)數(shù)據(jù)的數(shù)據(jù)傳輸基準(zhǔn)時(shí)長(zhǎng)作為全網(wǎng)測(cè)量基準(zhǔn)時(shí)長(zhǎng)；基于第一個(gè)網(wǎng)元的數(shù)據(jù)傳輸基準(zhǔn)時(shí)長(zhǎng)，依次根據(jù)數(shù)據(jù)傳輸...

本公開(kāi)提供了一種寄存器重命名的方法，包括：對(duì)當(dāng)前指令進(jìn)行解析，獲得邏輯寄存器的位寬和編號(hào)；根據(jù)邏輯寄存器的位寬從多個(gè)空閑物理寄存器表中確定出目標(biāo)空閑物理寄存器表，并從目標(biāo)空閑物理寄存器表選擇出目標(biāo)物理寄存器；基于目標(biāo)物理寄存器的編號(hào)和邏...

本申請(qǐng)公開(kāi)了一種芯片可測(cè)試性設(shè)計(jì)方法、電子設(shè)備及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，涉及集成電路設(shè)計(jì)和測(cè)試技術(shù)領(lǐng)域，該芯片可測(cè)試性設(shè)計(jì)方法包括：獲取芯片的多個(gè)測(cè)試項(xiàng)，其中，多個(gè)測(cè)試項(xiàng)至少包括第一測(cè)試項(xiàng)和第二測(cè)試項(xiàng)，第一測(cè)試項(xiàng)為針對(duì)芯片的第一模塊組的測(cè)試...

本公開(kāi)提供了一種密鑰管理方法，該方法包括：響應(yīng)于密鑰管理單元發(fā)送的密鑰存儲(chǔ)請(qǐng)求，獲取待存儲(chǔ)的會(huì)話密鑰和與會(huì)話密鑰對(duì)應(yīng)的用戶信息；基于用戶信息和初始派生信息，執(zhí)行多級(jí)密鑰派生，得到密鑰存儲(chǔ)密鑰；基于隨機(jī)方式生成會(huì)話加密密鑰；基于密鑰存儲(chǔ)密...

本申請(qǐng)公開(kāi)一種晶圓結(jié)構(gòu)、封裝模塊以及熱測(cè)試芯片，涉及芯片熱測(cè)試技術(shù)領(lǐng)域，所述晶圓結(jié)構(gòu)包括間隔設(shè)置的多個(gè)晶片及連接相鄰兩個(gè)所述晶片的切割道，每一個(gè)所述晶片包括表面布線層以及層疊設(shè)置在所述表面布線層的下方的測(cè)溫單元和加熱單元，所述表面布線層...

本申請(qǐng)實(shí)施例公開(kāi)了一種時(shí)鐘源及電子設(shè)備，屬于集成電路技術(shù)領(lǐng)域。該時(shí)鐘源包括：多個(gè)反相器鏈環(huán)路，多個(gè)反相器鏈環(huán)路包括一個(gè)主環(huán)路和至少兩個(gè)副環(huán)路，主環(huán)路分別與至少兩個(gè)副環(huán)路耦合，構(gòu)建至少兩個(gè)耦合關(guān)系。本申請(qǐng)實(shí)施例至少解決了相關(guān)技術(shù)中能夠提升...

本公開(kāi)提供一種時(shí)鐘校準(zhǔn)方法，包括：獲取時(shí)間交織型模數(shù)轉(zhuǎn)換器TIADC中每個(gè)模數(shù)轉(zhuǎn)換器ADC的輸出值；其中，TIADC包括至少兩個(gè)并聯(lián)的ADC，每個(gè)ADC依次按照采樣順序進(jìn)行采樣；針對(duì)每個(gè)ADC，根據(jù)ADC的輸出值和與ADC的采樣順序相鄰...

本公開(kāi)提供了一種多核核間通信方法，應(yīng)用于多核處理器，多個(gè)處理核中的至少兩個(gè)處理核配置為共享同一個(gè)通信模塊，通信模塊配置有多個(gè)中斷，至少兩個(gè)處理核中的每個(gè)對(duì)應(yīng)一個(gè)所述中斷，作為中斷的接收方處理核；通信模塊配置有至少一個(gè)通道；在中斷的發(fā)送方...

本公開(kāi)提供一種放松測(cè)量方法，包括：獲取至少一個(gè)歷史回合的服務(wù)小區(qū)測(cè)量結(jié)果；服務(wù)小區(qū)測(cè)量結(jié)果反映終端的移動(dòng)狀態(tài)；將服務(wù)小區(qū)測(cè)量結(jié)果輸入至預(yù)設(shè)放松測(cè)量決策模型，確定當(dāng)前回合對(duì)應(yīng)的目標(biāo)放松測(cè)量策略；目標(biāo)放松測(cè)量策略指示終端調(diào)整目標(biāo)頻點(diǎn)的測(cè)量周...

本申請(qǐng)公開(kāi)了一種存儲(chǔ)方法、裝置、設(shè)備、介質(zhì)及產(chǎn)品，屬于網(wǎng)絡(luò)通訊技術(shù)領(lǐng)域。所述存儲(chǔ)方法通過(guò)獲取存儲(chǔ)空間的信息及訪問(wèn)控制列表的信息；根據(jù)所述存儲(chǔ)空間的信息及訪問(wèn)控制列表的信息選取或確定目標(biāo)訪問(wèn)控制列表共享算法模型；基于所述目標(biāo)訪問(wèn)控制列表共...

本申請(qǐng)公開(kāi)了一種翹曲仿真方法、電子設(shè)備及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，該翹曲仿真方法應(yīng)用于芯片封裝結(jié)構(gòu)，該芯片封裝結(jié)構(gòu)包括相對(duì)兩側(cè)設(shè)置的散熱蓋和封裝基板疊層，該方法包括：基于散熱蓋的第一本體結(jié)構(gòu)，以及第一來(lái)料初始翹曲度，對(duì)...

本申請(qǐng)公開(kāi)了一種追蹤數(shù)據(jù)處理方法及介質(zhì)、主路由節(jié)點(diǎn)、子路由節(jié)點(diǎn)，涉及通信技術(shù)領(lǐng)域，公開(kāi)了追蹤數(shù)據(jù)處理方法，應(yīng)用于主路由節(jié)點(diǎn)，包括：在接收到子路由節(jié)點(diǎn)提供的追蹤數(shù)據(jù)的情況下，配置用于存儲(chǔ)追蹤數(shù)據(jù)的存儲(chǔ)空間的目標(biāo)基地址；將追蹤數(shù)據(jù)轉(zhuǎn)換為路由...

本公開(kāi)提供了一種芯片，包括：主體層，其包括晶粒和封裝料；所述主體層的背側(cè)具有對(duì)應(yīng)所述晶粒的基材區(qū)和對(duì)應(yīng)所述封裝料的封裝區(qū)；設(shè)于所述主體層背側(cè)的過(guò)渡層，其至少覆蓋所述封裝區(qū)，并與所述封裝料接觸；設(shè)于所述過(guò)渡層背離所述主體層一側(cè)的背面金屬層...

本申請(qǐng)實(shí)施例提供了一種封裝基板及其制作方法，其中,制作方法包括：通過(guò)蝕刻金屬箔制作帶有實(shí)心金屬柱的微米級(jí)大小的環(huán)形凹腔，環(huán)形凹腔內(nèi)填充磁性材料形成埋磁電感，以形成帶有實(shí)心金屬柱的第一埋磁核心層；通過(guò)在第一埋磁核心層濺射多層金屬、電鍍、層...

本申請(qǐng)公開(kāi)了一種芯片測(cè)試板、芯片測(cè)試方法、裝置、系統(tǒng)、設(shè)備及介質(zhì)，涉及芯片測(cè)試技術(shù)領(lǐng)域，公開(kāi)了芯片測(cè)試板包括：至少一個(gè)第一連接點(diǎn)；第一連接點(diǎn)分別與監(jiān)測(cè)設(shè)備以及待測(cè)芯片的金屬層走線連接；第一連接點(diǎn)被設(shè)置為傳輸待測(cè)芯片的金屬層走線的電氣數(shù)據(jù)...

本申請(qǐng)?zhí)峁┝艘环N物理下行共享信道信號(hào)處理方法、電子設(shè)備、計(jì)算機(jī)可讀介質(zhì)，該方法包括：獲取系統(tǒng)配置參數(shù)；將所述系統(tǒng)配置參數(shù)中的用戶設(shè)備的資源塊對(duì)應(yīng)的小周期延時(shí)分集參數(shù)、所述用戶設(shè)備的資源塊對(duì)應(yīng)的濾波參數(shù)輸出給下一級(jí)；按照用戶設(shè)備的資源塊級(jí)...

本申請(qǐng)公開(kāi)了一種將指令緩存于緩存區(qū)域的方法、裝置、處理器及介質(zhì)，屬于處理器技術(shù)領(lǐng)域。緩存區(qū)域包括主緩存及副緩存，主緩存包括第一數(shù)量的存儲(chǔ)單元，副緩存包括第二數(shù)量的存儲(chǔ)單元，第二數(shù)量小于第一數(shù)量，所述方法包括：響應(yīng)于識(shí)別到副緩存的存儲(chǔ)單元...

本發(fā)明實(shí)施例提供了一種芯片篩選規(guī)格確定的方法、存儲(chǔ)介質(zhì)及電子裝置，其中，該方法包括：分別獲取待篩選芯片的樣本在老煉BI實(shí)驗(yàn)和加速壽命實(shí)驗(yàn)ALT的敏感參數(shù)的統(tǒng)計(jì)分布；分別提取在BI實(shí)驗(yàn)和ALT的統(tǒng)計(jì)分布的特征量；基于BI實(shí)驗(yàn)和ALT的特征...

本申請(qǐng)實(shí)施例提供了一種安全數(shù)據(jù)傳輸方法及一種DMA控制器，DMA控制器包括多個(gè)DMA傳輸通道、一個(gè)CRC單元以及一個(gè)DMA調(diào)度器，該安全數(shù)據(jù)傳輸方法包括：從CPU獲取多個(gè)DMA傳輸通道的配置參數(shù)，根據(jù)多個(gè)DMA傳輸通道的配置參數(shù)獲取多條...

本申請(qǐng)?zhí)岢鲆环N模型任務(wù)調(diào)度器、計(jì)算核心、神經(jīng)網(wǎng)絡(luò)處理器及方法，模型任務(wù)調(diào)度器包括：模型任務(wù)隊(duì)列單元，其被配置為接收主機(jī)下發(fā)的模型任務(wù)，并將模型任務(wù)按照任務(wù)優(yōu)先級(jí)緩存至對(duì)應(yīng)的任務(wù)隊(duì)列，按照任務(wù)優(yōu)先級(jí)將所述任務(wù)隊(duì)列中的模型任務(wù)輸出至模型任務(wù)...