本申請(qǐng)涉及豎直硫族化物存儲(chǔ)器裝置及方法。本發(fā)明公開設(shè)備及方法，其包含硫族化物存儲(chǔ)器胞元、半導(dǎo)體裝置和系統(tǒng)。實(shí)例半導(dǎo)體裝置及方法包含彼此電隔離的多個(gè)硫族化物材料插塞。所述多個(gè)硫族化物材料插塞電耦合于導(dǎo)電字線層與多個(gè)豎直數(shù)據(jù)線之間。

本文中描述用于使用事件硬件執(zhí)行歸約運(yùn)算的系統(tǒng)及技術(shù)。在其中在不同處理器上運(yùn)行子進(jìn)程且這些子進(jìn)程經(jīng)由事件消息傳遞通知頭進(jìn)程的環(huán)境中，當(dāng)由所述子進(jìn)程完成歸約運(yùn)算時(shí)，在所述頭進(jìn)程的處理器的事件管理電路系統(tǒng)處接收所述子進(jìn)程的部分結(jié)果。在接收到每...

本公開涉及用于存儲(chǔ)器裝置中的多個(gè)斷電和退出模式的設(shè)備和方法。一種存儲(chǔ)器裝置可在多個(gè)斷電模式下操作。第一斷電模式通過(guò)將一或多個(gè)命令地址CA輸入緩沖器完全斷電(例如，關(guān)閉)來(lái)將存儲(chǔ)器排斷電。第二斷電模式通過(guò)將一或多個(gè)命令地址CA輸入緩沖器不...

本申請(qǐng)案涉及具有可配置上拉及下拉放大器的電壓驅(qū)動(dòng)器。例如，驅(qū)動(dòng)器可配置有單位增益配置中的上拉(例如流出)放大器及下拉(例如吸收)放大器，其中此類放大器的輸出以電并聯(lián)布置關(guān)聯(lián)。所述下拉放大器可與相對(duì)較低電壓關(guān)聯(lián)以支持吸收電壓調(diào)節(jié)范圍的低端...

本申請(qǐng)涉及沉積碳導(dǎo)電膜的方法。所述方法可包含使第一前體與基底材料反應(yīng)以在材料上形成碳化合物。所述第一前體可包含鍺、硅或錫中的至少一種。所述方法可進(jìn)一步包含使第二含碳前體與所述碳化合物反應(yīng)以在所述基底材料上形成層。在此類情況下，可通過(guò)將多...

本申請(qǐng)案涉及包含SOI?CMOS晶體管對(duì)的設(shè)備。本公開的一些實(shí)施例提供一種設(shè)備，其包括：存儲(chǔ)器單元陣列區(qū)；及包含絕緣體上硅SOI互補(bǔ)金屬氧化物硅CMOS晶體管的外圍區(qū)。所述SOI?CMOS晶體管對(duì)包含半導(dǎo)體襯底中的掩埋氧化物BOX層，及...

本文中描述針對(duì)存儲(chǔ)器設(shè)備的時(shí)間跟蹤。能夠利用針對(duì)每一電力事件接收的時(shí)間信息(例如，時(shí)間戳)來(lái)產(chǎn)生統(tǒng)計(jì)信息，所述統(tǒng)計(jì)信息指示計(jì)算裝置已在特定電力狀態(tài)下花費(fèi)的持續(xù)時(shí)間。制造商能夠出于例如數(shù)據(jù)保持分析的目的而檢索此統(tǒng)計(jì)信息。

可通過(guò)由耦合到主機(jī)的存儲(chǔ)器子系統(tǒng)通告受所述存儲(chǔ)器子系統(tǒng)支持的服務(wù)質(zhì)量QoS等級(jí)來(lái)提供存儲(chǔ)器子系統(tǒng)支持的虛擬化存儲(chǔ)QoS等級(jí)。此類QoS等級(jí)的實(shí)例可包含功能等級(jí)、進(jìn)程地址空間標(biāo)識(shí)符PASID等級(jí)及提交隊(duì)列等級(jí)。所述存儲(chǔ)器子系統(tǒng)可從主機(jī)接收...

本公開涉及用于存儲(chǔ)器設(shè)備的基于電感器的電壓轉(zhuǎn)換器。本公開提供用于具有基于電感器的電壓轉(zhuǎn)換器的存儲(chǔ)器系統(tǒng)的設(shè)備及方法，所述基于電感器的電壓轉(zhuǎn)換器集成于所述存儲(chǔ)器系統(tǒng)的控制器的多層襯底內(nèi)，或電源管理集成電路PMIC的多層襯底內(nèi)，或既集成于所...

本申請(qǐng)公開了用于基于命令中的編碼位設(shè)置終端阻抗的設(shè)備、系統(tǒng)和方法。存儲(chǔ)器接收包含一或多個(gè)編碼位的存取命令，所述存取命令可經(jīng)由一或多個(gè)CA引腳接收。基于所述一或多個(gè)編碼位和模式寄存器中的設(shè)置，所述存儲(chǔ)器確定其是否是所述存取命令的目標(biāo)，并且...

用于基于存儲(chǔ)器陣列的上下文對(duì)存儲(chǔ)器單元進(jìn)行編程的系統(tǒng)、方法及設(shè)備。在一個(gè)方法中，存儲(chǔ)器裝置具有布置成三維豎直存儲(chǔ)器陣列的存儲(chǔ)器單元。所述存儲(chǔ)器單元使用形成為上覆于所述陣列的位線來(lái)存取。控制器確定所述存儲(chǔ)器單元的上下文?；谒錾舷挛?，每...

本公開涉及具有窗口居中的存儲(chǔ)器裝置。各種應(yīng)用可包含具有三維3D存儲(chǔ)器裝置的設(shè)備，所述3D存儲(chǔ)器裝置具有用于0及1感測(cè)的窗口居中機(jī)制。3D存儲(chǔ)器裝置可經(jīng)構(gòu)造以實(shí)施窗口居中方案以將電荷添加到感測(cè)放大器的參考側(cè)，使得工藝窗口在所述感測(cè)放大器的...

本公開涉及多維金屬?絕緣體?金屬電容器。本文中所描述的實(shí)施例涉及各種結(jié)構(gòu)、集成組合件及存儲(chǔ)器裝置。在一些實(shí)施例中，一種集成組合件包含裝置區(qū)。所述裝置區(qū)包含電容器結(jié)構(gòu)，所述電容器結(jié)構(gòu)包含水平安置的第一導(dǎo)電螺旋結(jié)構(gòu)及水平安置的第二導(dǎo)電螺旋結(jié)...

本公開涉及可選擇字線驅(qū)動(dòng)器。一種存儲(chǔ)器裝置包含：一或多個(gè)存儲(chǔ)器單元；全局字線；多條局部字線，其各自耦合到所述一或多個(gè)存儲(chǔ)器單元中的相應(yīng)存儲(chǔ)器單元；字線晶體管，其耦合到所述全局字線及所述多條字線中的局部字線；及電壓產(chǎn)生電路系統(tǒng)。所述電壓產(chǎn)...

本公開涉及用于乘累加運(yùn)算的三維鐵電隧道結(jié)裝置。本公開涉及與使用存儲(chǔ)器單元執(zhí)行乘法的存儲(chǔ)器裝置相關(guān)的系統(tǒng)、方法及設(shè)備。在一種方法中，存儲(chǔ)器單元陣列具有豎直布置于半導(dǎo)體襯底上方的存儲(chǔ)器單元。每一存儲(chǔ)器單元使用鐵電隧道結(jié)FTJ裝置作為存儲(chǔ)元件...

本公開涉及使用額外板的存儲(chǔ)器裝置干擾減輕。電子裝置可包含多個(gè)板及多個(gè)板群組，每一板群組包含所述多個(gè)板中的板、包含耦合到所述板的存儲(chǔ)器單元的存儲(chǔ)器單元群組及包含耦合到所述存儲(chǔ)器單元群組中的相應(yīng)存儲(chǔ)器單元的數(shù)字線的數(shù)字線群組。額外板可定位在...

本公開涉及用于多電平存儲(chǔ)器單元的組合邏輯。一種存儲(chǔ)器裝置包含第一組合邏輯，所述第一組合邏輯被配置成從第一存儲(chǔ)器陣列中的N個(gè)相應(yīng)存儲(chǔ)器單元中的每一個(gè)接收所存儲(chǔ)電壓值的多數(shù)字表示，且所述存儲(chǔ)器單元中的每一個(gè)被配置成存儲(chǔ)具有至少三個(gè)不同電荷電...

本公開涉及串?dāng)_消除。電子系統(tǒng)內(nèi)的信號(hào)線可以螺旋圖案對(duì)準(zhǔn)。另外，兩條鄰近信號(hào)線，其中所述信號(hào)線中的至少一者以螺旋圖案對(duì)準(zhǔn)，可以特定方式布置，其中所述兩條信號(hào)線上的信號(hào)以相反方向傳輸。形成于所述電子系統(tǒng)內(nèi)的一些所述螺旋圖案可彼此交織。

本公開涉及具有變化通信路徑機(jī)構(gòu)的設(shè)備及其制造方法。描述與具有長(zhǎng)度相關(guān)寬度的通信路徑相關(guān)的方法、設(shè)備及系統(tǒng)。設(shè)備可擁有具有不同寬度及/或間隔或間距的通信路徑以協(xié)調(diào)信號(hào)時(shí)序。

本申請(qǐng)案涉及包含十字形接觸結(jié)構(gòu)的微電子裝置及相關(guān)方法及電子系統(tǒng)。一種微電子裝置包含：第一微電子裝置結(jié)構(gòu)；第二微電子裝置結(jié)構(gòu)，其接合到所述第一微電子裝置結(jié)構(gòu)；及十字形接觸結(jié)構(gòu)，其在所述第一微電子裝置結(jié)構(gòu)與所述第二微電子裝置結(jié)構(gòu)的接合界面處...